受到平板印刷技术进步的推动，IC转换速度继续保持不断提升的势头。与此同时，时钟速度的逐步加快则使得时序余量大大减少。
 广义来说，管理高速效应的技术可以分为三类，有时我们称其为“3 T”：
● 技术（Technology）--选择足够快速的驱动器技术满足您的功能需求（但又尽可能慢）；
● 拓扑(Topology)--选择的拓扑既能满足时序要求，又能限度减轻信号反射的影响；
● 匹配(Termination)--运用无源元件管理信号反射。
听来很容易，对吗？问题是，在设计印刷电路板时，我们将面临成千上万种此类选择，您必须在这些技术与时序要求以及电磁兼容（EMC）之间求得平衡。
阻抗失配
出现阻抗不连续就可能发生反射，不连续包括板卡层叠、线宽变化、BGA出线、分支、过孔、负载、连接器或电源平面间断。
反射问题之所以严重，是因为它受到几大因素的影响，其中包括阻抗差异、相对于整条传输路径长度的阻抗不连续时的长度以及能容忍的噪声容限。
有些反射尽管还没有那么严重，但无法运用“3T”来解决。因此，就采用主动预防方式控制阻抗的流程而言，运用HyperLynx Stackup Planning工具（如图1所示）开展布线前阻抗规划就成了关键和重要的工作。
个“T”：按照技术开展筛选
目前我们可以运用很多策略来处理非理想布线。首先是了解哪些网络可以允许比较差的布线，哪些网络无法做到这一点。“技术筛选”战略能够在此时发挥较好作用，它可以将网络分成以下几种：
● 信号完整性关键信号（时钟、选通脉冲以及对信号需要边沿要求较高的信号）；
● 时序关键信号（地址、数据以及出现非理想信号边沿但必须与时序要求协调一致的信号）；
● 驱动器转换速率快于5ns 的信号。
我们有必要快速考察一下快速驱动器边沿速率的效应。图2所示为各驱动器边缘在同一 5英寸传输线上不断增加时所产生的效应。10ns 和5ns 驱动器产生了较好的接收器波形。速率较快的2.5ns 和1.0ns 驱动器则产生了发射，并在黄色和红色接收器波形上发生振荡。
第二个“T”：拓扑、信号完整性和时序
如果网络相对其驱动速度而言较短的话，则易于避免信号完整性问题的出现，因为反射可以以较快的速度被吸收掉。从图2所示快1.0ns 的波形而言，反射能够在半英寸的传输长度下稳定下来。尽管在学术上讲得通，但一位有经验的工程师肯定不会愿意为很多精心规划的高速网络规定一个长度不超过半英寸的传输长度。
有时候，抛弃“经验做法”的布线可能在实际上成为解决信号完整性问题的关键。让我们考虑一个个案，某个时钟具有多个接收器，每个接收器都对Skew比较敏感（即时钟必须在相同时间抵达每个接收器）。在这一个案中，菊花链布线可能并不理想，因为它向每个接收器顺次传输信号，这样就肯定会产生Skew。
 方案可能是“星形”方案，即每个接收器（或接收器的子器件）都拥有自己的布线支线。每个接收器的放置位置与驱动器之间都保持大约相同的延迟长度，与菊花链相比，每个接收器与其他接收器之间的隔离度更高。

我们在强调３“T”之间相互关系和权衡折衷的同时，也必须指出星形布线安排将会引出一些新的问题。多条支线将给驱动器集成电路造成低阻抗，要求其能够输入输出较大的动态电流。实际上如图３所示，您可能需要为这一拓扑案例使用一项更为强劲的驱动器技术，比如Xilinx　Spartan-3 LVCMOS33_F_24mA驱动器，而不是LVCMOS33_F_8mA。

第３个“T”：匹配
作为一般性规则，信号边沿速率超过5ns 的任何信号在网络中传输的长度超过1英寸均应进行匹配。尽管降低成本是重要的，但关联产生的信号质量效益也是关键所在——它影响到该产品是否能好好工作。让我们针对不同的拓扑结构和设计要求考察几种匹配策略。


匹配类型
匹配数字信号传输线路的经典方法已经众所周知。您可以在源端匹配、远端匹配或在两边都采用匹配；您可以采用在几个不同的位置运用“分布式”匹配；或者您可以采用两个直流并行匹配电阻，把它们拉到相应的电源上，以便实现Thevenin匹配特定的直流偏压。
以下是几项通用匹配原则：
● 源端匹配可用于点对点/单向连接；
● 远端匹配可用于多点连接；
● 如果您的插入式系统具有可变配置，则分布式匹配可能会有所帮助。
上述每种技术都各有优缺点。
从元器件数量和阻值选择的角度来看，并行DC匹配无疑是简单的，因为它只需要一个元器件，且内置在Spartan-3 FPGA中，其阻值选择则等同于线路阻抗。然而，它消耗的功率，可能无法由驱动器驱动。AC匹配则要求增加一个元器件（更为昂贵且要求额外占用板卡空间），且工程设计工作量较大（寻找优化电容容值），但它降低了功耗。


串联匹配产生了一个电压坪，在反射从线路另一端被接收回来之前，这个电压坪始终存在，因此从时序角度看串联匹配不可能正确工作，除非如图4所示，接收器集中在靠近网络端部的地方。
我们可以通过几种方法在信号接合处或星形拓扑连接处实现匹配。首先是在每个驱动器处设置一个串联匹配，其好处是缩短在接收器端的稳定时间，同时功耗小。单个串联匹配策略的有效实现必须满足几项条件：每条分支的长度都必须差不多相同；否则，从每条分支返回的反射都无法实现同步并抵消。

每条分支的阻抗都必须相同（或接近），否则将不可能选择一个有效的电阻值。如果各条分支均长于3/4英寸，则有必要使其并行阻抗等于来自驱动器的线路阻抗。您也可以更改传输线阻抗或使用并行DC匹配，在接合处实现匹配——既迅速衰减反射，同时也衰减信号。
恰当的选择取决于网络拓扑和信号方向。对那些拥有复杂走线的网络来说，我们也许甚至在理论上都难以找到一种行之有效的匹配方案。这正是HyperLynx等“What-If”仿真工具能够在比较可选择方案时成为不可或缺的工具的原因所在。
结语
Spartan-3器件同时针对单端和差分信号内置匹配器件，且支持LVTTL、LVCMOS、SSTL、HSTL、GTL、LVDS和RSDS，能够让寻求高速技术的硬件工程师以合理的价格实现其高速设计。但现代器件日益提高的能力迫使今天的工程师承担责任，解决信号完整性、时序和电磁兼容等问题。
就您运用Spartan-3 FPGA器件开展制造所能节省的经费而言，不妨考虑为您的工具箱增加一些信号完整性分析软件。有些特性对良好的分析软件来说是重要的，其中包括推荐匹配策略的能力，以及在设计循环中尽早进行“What-If”仿真的能力。
就布线前分析而言，无论是“交互式”还是整块板卡“批量”仿真，都具有关键性意义，任何违反的地方都将被标记，并针对整块印刷电路板提出建议。